mateltechИзвестия высших учебных заведений. Материалы электронной техникиIzvestiya Vysshikh Uchebnykh Zavedenii. Materialy Elektronnoi Tekhniki = Materials of Electronics Engineering1609-35772413-6387MISIS10.17073/1609-3577j.met202310.588mateltech-588Research ArticleМатематическое моделирование в материаловедении электронных компонентовMATHEMATICAL MODELING IN MATERIALS SCIENCE OF ELECTRONIC COMPONENTSСбоеустойчивые самосинхронные счетчикиFault-tolerant self-timed countershttps://orcid.org/0000-0002-8872-2774ЗацаринныйА. А.ZatsarinnyyA. A.

ул. Вавилова, д. 44, корп. 2, Москва, 119333

Зацаринный Александр Алексеевич — доктор техн. наук, главный научный сотрудник, руководитель отделения

44-2 Vavilov Str., Moscow 119333

Alexandеr A. Zatsarinnyy — Dr. Sci. (Eng.), Chief Researcher, Deputy Director

AZatsarinny@ipiran.ruhttps://orcid.org/0000-0003-4784-7519СтепченковЮ. А.StepchenkovYu. A.

ул. Вавилова, д. 44, корп. 2, Москва, 119333

Степченков Юрий Афанасьевич — канд. техн. наук, руководитель отдела

44-2 Vavilov Str., Moscow 119333

Yury A. Stepchenkov — Cand. Sci. (Eng.), Head of Department, Federal Research Centre “Information and Control” of the Russian Academy of Sciences

YStepchenkov@ipiran.ruhttps://orcid.org/0000-0003-0212-4931ДьяченкоЮ. Г.DiachenkoYu. G.

ул. Вавилова, д. 44, корп. 2, Москва, 119333

Дьяченко Юрий Георгиевич — канд. техн. наук, старший научный сотрудник

44-2 Vavilov Str., Moscow 119333

Yury G. Diachenko — Cand. Sci. (Eng.), Senior Researcher

diaura@mai.ruХилькоД. В.KhilkoD. V.

ул. Вавилова, д. 44, корп. 2, Москва, 119333

Хилько Дмитрий Владимирович — старший научный сотрудник

44-2 Vavilov Str., Moscow 119333

Dmitry V. Khilko — Senior Researcher

DKhilko@ipiran.ruОрловГ. А.OrlovG. A.

ул. Вавилова, д. 44, корп. 2, Москва, 119333

Орлов Георгий Александрович — младший научный сотрудник

44-2 Vavilov Str., Moscow 119333

Georgy A. Orlov — Junior Researcher

orlov.jaja@gmail.comДьяченкоД. Ю.DiachenkoD. Yu.

ул. Вавилова, д. 44, корп. 2, Москва, 119333

Дьяченко Денис Юрьевич — инженер-исследователь

44-2 Vavilov Str., Moscow 119333

Denis Yu. Diachenko — Research Engineer

diaden87@gmail.comФедеральный исследовательский центр «Информатика и управление» Российской академии наукРоссияFederal Research Centre “Information and Control” of the Russian Academy of SciencesRussian Federation202424052024272125131Copyright © Зацаринный А.А., Степченков Ю.А., Дьяченко Ю.Г., Хилько Д.В., Орлов Г.А., Дьяченко Д.Ю., 20242024Зацаринный А.А., Степченков Ю.А., Дьяченко Ю.Г., Хилько Д.В., Орлов Г.А., Дьяченко Д.Ю.Zatsarinnyy A.A., Stepchenkov Y.A., Diachenko Y.G., Khilko D.V., Orlov G.A., Diachenko D.Y.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://met.misis.ru/jour/article/view/588

В статье рассмотрена проблема создания сбоеустойчивых самосинхронных (СС) счетчиков. Сбоеустойчивые самосинхронные схемы имеют более высокую сбоеустойчивость в сравнении с синхронными аналогами благодаря аппаратной избыточности, двухфазной дисциплине работы и подтверждению завершения всех инициированных переключений элементов схемы в каждой фазе. Такие схемы с памятью, в том числе и счетчики, более чувствительны к сбоям из-за возможной инверсии хранимого бита данных под влиянием сбоя. Для их сбоеустойчивой реализации используются специальные схемотехнические методы: DICE и Quatro. Проведено сравнение характеристики бистабильных ячеек DICE- и Quatro-типа, использующихся в сбоеустойчивых самосинхронных счетчиках, и даны рекомендации по их реализации.

The article studies the fault-tolerant self-timed (ST) counter design problem. Combinational ST circuits have a higher fault tolerance in comparison with synchronous counterparts due to redundant information coding and mandatory acknowledging of the completion of all initiated circuit cells' switches. Sequential ST circuits, including counters, are more sensitive to failures due to the presence of memory cells, the state of which can change under the influence of a failure and be remembered. For their fault-tolerant implementation, special circuitry methods, namely DICE and Quatro, are used. They are similar to the data processing channel duplication, but use transistor cross-connection in the circuit cells. This approach significantly reduces the likelihood of a change in the counter bit's state due to a failure. The article proposes DICE-type and Quatro-type ST counter cases, compares their features and resumes recommendations for the fault-tolerant ST counter implementation.

самосинхронные схемылогический сбойдвоичный счетчиксбоеустойчивостьбифазный сигналиндикацияDICEQuatroself-timed circuitssoft errorbinary counterfault-tolerancebi-phase signalDICEQuatroИсследование выполнено в рамках гранта Российского научного фонда (проект № 22-19-00237).The study was carried out within the framework of a grant from the Russian Science Foundation (project No. 22-19-00237).ReferencesВикторова В.C., Лубков Н.В., Степанянц А.С. Анализ надежности отказоустойчивых управляющих вычислительных систем. М.: ИПУ РАН; 2016. 117 с.Viktorova V.C., Lubkov N.V., Stepanyants A.S. Analysis of the reliability of fault-tolerant control computer systems. Moscow: IPU RAN; 2016, 117 p. (In Russ.)Артемов А.Д., Данилин Ю.И., Курышев А.В. и др. Функционирование БИС после протонного и нейтронного воздействий. Вопросы атомной науки и техники. Сер. Физика радиационного воздействия на радиоэлектронную аппаратуру. 2019; (4): 50—56.Artemov A.D., Danilin Yu.I., Kuryshev A.V. et al. Functioning of LSI after proton and neutron influences. Voprosy atomnoi nauki i tekhniki. Ser. Fizika radiatsionnogo vozdeistviya na radioelektronnuyu apparaturu. 2019; (4): 50—56. (In Russ.)Шавеньков Н.К. Основы теории информации и кодирования. М.: Изд-во МИИГАиК; 2019. 126 с.Shaven’kov N.K. Fundamentals of information theory and coding. Moscow: Izd-vo MIIGAiK; 2019. 126 p. (In Russ.)Song W., Zhang G. Fault-tolerant asynchronous circuits. In : Asynchronous on-chip networks and fault-tolerant techniques. CRC Press; 2022. 58 p. https://doi.org/10.1201/9781003284789-5Song W., Zhang G. Fault-tolerant asynchronous circuits. In: Asynchronous on-chip networks and fault-tolerant techniques. CRC Press; 2022. 58 p. https://doi.org/10.1201/9781003284789-5Зацаринный А.А., Степченков Ю.А., Дьяченко Ю.Г., Рождественский Ю.В., Плеханов Л.П. Отказоустойчивые самосинхронные схемы. В: Материалы IV Междунар. конф. «Математическое моделирование в материаловедении электронных компонентов». ММMЭК-2022. 24–26 октября 2022 г., Москва, Россия. М.: МАКС Пресс; 2022. С. 176—178. https://doi.org/10.29003/m3103.ММMSEC-2022/176-178Zatsarinnyy A.A., Stepchenkov Yu.A., D’yachen­ko Yu.G., Rozhdestvenskii Yu.V., Plekhanov L.P. Fault-tolerant self-timed circuits. In: Materials of the IV Inter. conf. “Mathematical modeling in materials science of electronic components”. MMMEC-2022. October 24–26, 2022, Moscow, Russia. Moscow: MAKS Press; 2022. P. 176—178. (In Russ.). https://doi.org/10.29003/m3103.MMMSEC-2022/176-178Stepchenkov Y.A., Kamenskih A.N., Diachenko Y.G., Rogdestvenski Y.V., Diachenko D.Y. Improvement of the natural self-timed circuit tolerance to short-term soft errors. Advances in Science, Technology and Engineering Systems Journal. 2020; 5(2): 44. https://doi.org/10.25046/aj050206Stepchenkov Y.A., Kamenskih A.N., Diachenko Y.G., Rogdestvenski Y.V., Diachenko D.Y. Improvement of the natural self-timed circuit tolerance to short-term soft errors. Advances in Science, Technology and Engineering Systems Journal. 2020; 5(2): 44. https://doi.org/10.25046/aj050206Зацаринный А.А., Степченков Ю.А., Дьяченко Ю.Г., Рождественский Ю.В. Сравнение сбоеустойчивых синхронных и самосинхронных схем. В: Материалы III Междунар. конф. «Математическое моделирование в материаловедении электронных компонентов». ММMЭК-2021. 25–27 октября 2021 г., Москва. М.: Макс Пресс; 2021. С. 154—156. https://doi.org/10.29003/m2498.ММMSEC-2021/154-156Zatsarinnyy A.A., Stepchenkov Yu.A., D’ya­chen­ko Yu.G., Rozhdestvenskii Yu.V. Comparison of fault-tolerant synchronous and self-synchronous circuits.Варшавский В.И., Кишиневский М., Мараховский В.Б., Песчанский В.А., Розенблюм Л.Я., Таубин А.Р., Цирлин Б.С. Автоматное управление асинхронными процессами в ЭВМ и дискретных системах. М.: Наука; 1986. 400 с.In: Materials of the III Inter. conf. “Mathematical modeling in materials science of electronic components”. MMMEC-2021. October 25–27, 2021, Moscow. Moscow: MAKS Press; 2021. P. 154—156. (In Russ.). https://doi.org/10.29003/m2498.ММMSEC-2021/154-156Ольчев С.И., Стенин В.Я. Двухфазные КМОП логические элементы с повышенной сбоеустойчивостью к воздействию отдельных ядерных частиц. Микроэлектроника. 2011; 40(3): 170—183.Varshavskii V.I., Kishinevskii M., Marakhovskii V.B., Peschanskii V.A., Rozenblyum L.Ya., Taubin A.R., Tsirlin B.S. Automatic control of asynchronous processes in computers and discrete systems. Moscow: Nauka; 1986. 400 p. (In Russ.)Kumar S.S., Sundaram K., Padmanaban S., Holm-Nielsen J.B., Blaabjerg F. Flip-flop in 45 nm CMOS technology. IET Circuit Devices and Systems. 2021; 15(6): 571—580. https://doi.org/10.1049/cds2.12052Ol’Chev S.I., Stenin V.Y. Cmos logic elements with increased failure resistance to single-event upsets. Russian Microelectronics. 2011; 40(3): 156—169.Danilov I.A., Gorbunov M.S., Shnaider A.I., Balbekov A.O., Rogatkin Y.B., Bobkov S.G. DICE-based Muller C-elements for soft error tolerant asynchronous ICs. In: Proc. 16th European conf. on radiation and its effects on components and systems (RADECS). 19–23 September 2016. Bremen, Germany. IEEE; 2016. P. 1—4. https://doi.org/10.1109/RADECS.2016.8093145Kumar S.S., Sundaram K., Padmanaban S., Holm-Nielsen J.B., Blaabjerg F. Flip-flop in 45 nm CMOS technology. IET Circuit Devices and Systems. 2021; 15(6): 571—580. https://doi.org/10.1049/cds2.12052Mavis D., Eaton P. SEU and SET modeling and mitigation in deep submicron technologies. In: 2007 IEEE Inter. reliability physics symposium proceedings. 45th Annual. 15–19 April 2007. Phoenix, AZ, USA. IEEE; 2007. P. 293—305. https://doi.org/10.1109/RELPHY.2007.369907Danilov I.A., Gorbunov M.S., Shnaider A.I., Balbekov A.O., Rogatkin Y.B., Bobkov S.G. DICE-based Muller C-elements for soft error tolerant asynchronous ICs. In: Proc. 16th European conf. on radiation and its effects on components and systems (RADECS). 19–23 September 2016. Bremen, Germany. IEEE; 2016. P. 1—4. https://doi.org/10.1109/RADECS.2016.8093145Mavis D., Eaton P. SEU and SET modeling and mitigation in deep submicron technologies. In: 2007 IEEE Inter. reliability physics symposium proceedings. 45th Annual. 15–19 April 2007. Phoenix, AZ, USA. IEEE; 2007. P. 293—305. https://doi.org/10.1109/RELPHY.2007.369907Mavis D., Eaton P. SEU and SET modeling and mitigation in deep submicron technologies. In: 2007 IEEE Inter. reliability physics symposium proceedings. 45th Annual. 15–19 April 2007. Phoenix, AZ, USA. IEEE; 2007. P. 293—305. https://doi.org/10.1109/RELPHY.2007.369907

The authors declare that there are no conflicts of interest present.