Сравнение сбоеустойчивых синхронных и самосинхронных схем

Статья рассматривает проблему разработки синхронных и самосинхронных (СС) цифровых схем, устойчивых к логическим сбоям. В синхронных схемах для обеспечения устойчивости к однократному сбою традиционно используется принцип голосования 2-из-3, приводящий к увеличению аппаратных затрат в три раза. В СС-схемах, благодаря парафазному кодированию сигналов и двухфазной дисциплине функционирования, даже дублирование обеспечивает уровень защиты от логического сбоя в 2,1—3,5 раз выше, чем троированный синхронный аналог. Разработка новых средств высокоточного моделирования механизмов возникновения сбоев в микроэлектронных компонентах позволит получить более точные оценки сбоеустойчивости электронных схем.

1. Викторова В.C., Лубков Н.В., Степанянц А.С. Анализ надежности отказоустойчивых управляющих вычислительных систем. М.: Институт проблем управления РАН; 2016. 117 с. https://www.ipu.ru/sites/default/files/card_file/VLS.pdf (дата обращения: 08.06.2021).

2. Alagoz B.B. Boolean Logic with Fault Tolerant Coding. OncuBilim Algorithm and Systems Labs. 2009. V. 09, Art. No 03.

3. Dubrova E. Fault-tolerant design. KTH Royal Institute of Technology, Krista, Sweden, 2013, Springer, 185 p. https://doi.org/10.1007/978-1-4614-2113-9

4. Zakharov V., Stepchenkov Y., Diachenko Y., Rogdestvenski Y., Self-Timed Circuitry Retrospective. International Conference Engineering Technologies and Computer Science EnT. Moscow (Russia), 24–27 June 2020, pp. 58—64.

5. Stepchenkov Y.A., Kamenskih A.N., Diachenko Y.G., Rogdestvenski Y.V., Diachenko D.Y. Fault-tolerance of self-timed circuits. 10th International Conference on Dependable Systems, Services, and Technologies (DESSERT), 2019. https://doi.org/10.1109/DESSERT.2019.8770047

6. Stepchenkov Y.A., Kamenskih A.N., Diachenko Y.G., Rogdestvenski Y.V., Diachenko D.Y. Improvement of the natural self-timed circuit tolerance to short-term soft errors. Advances in Science, Technology and Engineering Systems Journal. 2020; 5(2): 44—56. https://doi.org/10.25046/aj050206

7. Зацаринный А.А., Степченков Ю.А., Дьяченко Ю.Г., Рождественский Ю.В. Самосинхронные схемы как база создания высоконадежных высокопроизводительных компьютеров следующего поколения. Материалы II Международной конференции «Математическое моделирование в материаловедении электронных компонентов» (ММMЭК–2020). 19–20 октября 2020, Москва. М.: МАКС Пресс; 2020: 114—116. https://doi.org/10.29003/m1535.MMMSEC-2020/114-116

8. Monnet Y., Renaudin M., Leveugle R. Hardening techniques against transient faults for asynchronous circuits. 11th IEEE International Conference: On-Line Testing Symposium, 2005. https://doi.org/10.1109/IOLTS.2005.30

9. Степченков Ю.А., Дьяченко Ю.Г., Рождественский Ю.В., Морозов Н.В., Степченков Д.Ю., Дьяченко Д.Ю. Устойчивость самосинхронного конвейера к логическим сбоям в комбинационной части. Системы и средства информатики. 2020; (3(30)): 49—55. https://doi.org/10.14357/08696527200305; http://selftiming.ru/new/2020/12/07/ustojchivost-samosinhronnogo-konvejera-k-logicheskim-sboyam-v-kombinaczionnoj-chasti (дата обращения: 08.06.2021).

10. Соколов И.A., Степченков Ю.А., Дьяченко Ю.Г., Рождественский Ю.В. Повышение сбоеустойчивости самосинхронных схем. Информатика и ее применения. 2020; 14(4): 63—68. https://doi.org/10.14357/19922264200409; http://selftiming.ru/new/2021/02/01/povyshenie-sboeustojchivosti-samosinhronnyh-shem (дата обращения: 08.06.2021).